
Abstract of JP 63107057 (A)

PURPOSE:To obtain a substrate which has penetrating conductors with high array position accuracy without limitation of substrate thickness, by slicing along a plane crossing with a junction plane after a plurality of single crystal substrates including substrates with grooves in them are laminated and joined.

CONSTITUTION: After a plurality of single crystal substrates containing a substrate 1 on the surface of which a groove 2 is formed are laminated and joined, cutting is performed along a plane crossing a lamination plane. For example, on an Si wafer 1, grooves of 50mum wide and about 20mum deep are formed in parallel with 0.5 pitch. SiO23 is formed on the inner surface of the groove 2, and Au 4 is deposited on the inside of the grooves, which is grown in thickness up to 15mum by plating.; On the upper part of Au, SiO25 is sputtered, the conductive layer is completly enveloped by an insulating body, SiO2 other than the groove part is eliminated, and dry etching is performed to make the substrate surface flat. Substrates obtained in this manner are laminated and joined, the block is sliced in parallel to the xy plane, and a single crystal wafer having penetrating conductor conductor parts 6 is obtained.



⑩ 公開特許公報(A) 昭63-107057

@Int_Cl.4

識別記号

301

厅内整理番号

❷公開 昭和63年(1988)5月12日

H 01 L 25/08 27/00

7/00 7/00 B-7638-5F B-8122-5F

審査請求 未請求 発明の数 1 (全4頁)

⊗発明の名称 単結晶基板

②特 願 昭61-251636

②出 願 昭61(1986)10月24日

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 郊発 明 者 佐 藤 雄 作所中央研究所内 ②発 明 者 石 賢 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 水 作所中央研究所内 79発 明者 安 永 守 利 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 作所中央研究所内 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 ②発 眀 者 迫 光 紀 作所中央研究所内 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地 ①出 願 人 30代 理 人 弁理士 小川 勝男 外1名

明 網 槽

1. 発明の名称

単結晶基板 2. 特許請求の範囲

- 1. 設面に隣を有する基板を含む複数枚の単結晶 基板を積層・接合した後、複層面と交わる平面 で改めて切断して得ることを特徴とする単結晶 基板。
- 2. 特許請求の範囲1の単結晶基板において、莨 通穴の内面に絶験体と線盤体を層状に形成して 成ることを特徴とする、賃還線電線路を有する 単結晶基板。
- 3. 発明の詳糊な説明

(産業上の利用分野)

本発明は半線体回路議板に係り、特に複数の基 板を積層して減密度に実装するのに対適な単結晶 基版に関する。

〔従来の技婿〕

S i 等の半導体回路基板を積層して高密度に実 数するためには、基板の一面に形成された回路か らの信号を羞板の裏面側に引き出すための資道導体部を形成する必要がある。そのための技術として、Si莶板の厚さ方向にABをマイグレーション(Migration)によつてドープした構造が雑誌「コンピュータ(COMPUTER)」、1984年1月号、pp 69-81 において論じられている。

[発明が解決しようとする問題点]

上記の従来技術では、A & のマイグレーションの指向性が異皮勾配に依存するため、真面に貫通した位置の配列精度が基板の厚さに比例して劣ること、また、貫通可能な基板の厚さに制約があること、更に、A & がドープされた導電部の抵抗値が高いこと、などの問題があつた。

本勢明の目的は、上記の錯問盟を解決し、(1) 基級の厚さに制約が無く、高い配列位置特度で貫 透導体を持つ基板を得ること、および、(2) 基板 の材料および、導体部の材料に選択の可能性を与 え、十分に小さい抵抗値を持つ貫通導体部を基板 と絶縁した状態で形成することを可能にすること にある。

[問題点を解決するための手段]

上配の目的は、貫通線体部の断面に相当する面を複数の単結晶筋板の最近に形成し、これらを積層して接合し、しかる後、接合面と交わる平面でスライスして基板とすることにより達成される。 (作用)

質過源体部の新面は、素材となる基級表面の上で平面的にパターニングできるので、質過する厚さに関する制約は実質的に無くなる。また、源体と基板とを絶縁することに関しても、基板設面へ異確の材料を取ねて成膜することができるので、材料的な制約が少なく、低低抗の源体層を基板から容易に絶縁できる。更に、積層・接合した後の基板の切り出しに関しては、厚さを任意に選べる。またこの際、どのような厚さに切り出しても、その切り口には高い位置特度に配列した質過源体の輸面が掛られる。

〔奖施例〕

以下に本発明の一実施例を第1回および第2回 によって説明する。

をスパツタして、導体層を絶縁体で完全に含み込み、更に基板表面の解以外の部分のSiOsを除去し、基板表面全面を平坦化するためにドライエッチングを施す(第2個 (d))。

このようにして得た基板を検層し、第1 図(a)に示すように重ねて接合する。接合にあたつでは、各基板を関相で強固に接合するため、拡散接合等の手段をとることが望ましい。次いで第1 図(a)のブロツクをェッ平面に平行に0.6 mm の厚さにスライスすれば、第1 図(b)のような貧道源体部6を有する単結晶ウエハが得られる。なお、このウエハの両方位は(100)であることは、剝材の面方位との幾何学的関係から明白である。

なお、これらの養通準体を有する単結晶ウエハ では、海子領域を形成する必要に応じて、第1回 に示す如く養通準体を有しない適当な厚さの単結 品7を間にはさんで積層・換合できることは当然 である。

また、貧適導体として上記の実施例では、Au を用いたが、これ以外にもNi, Au等の金属が 本実施例では、厚さ0.6 mm, 配方位が(100) の単結晶Siウエハに、ウエハを養通する信号・ 輸電線を0.5 mm ピツチで配列する例を述べる。

繋材としては、厚さ0.5 mmの (011) Si ウエハを用いる。繁2箇(a)に示すようにウェ ハ1の設固に、〈100〉方向に走る雑2を0.5 m ピッチで平行して形成する。 薄帽は50μm. 牌深さは約20μmであり、これらはフオトエツ チングの手法を用い、HNOs.KOH等のエッチ ング被によつて形成される。次いで、溝の内面に **絶触被蹤としてSiOェ 3を約3μmの厚さに形** 成する(第2回(b))、これは、熱酸化あるい はスパツタで形成することができる。次いで貫近 用の導体として、第2回(c)の如くAu4を機 の内部に凝射し、さらにメツキで15μmの域さ に成長させる。 SiO2 膜とAuとの密着性を将 るため、Auの蒸潜艇の下地として、Cr,ある いはTi/Ni等の金属を500人程度予め蒸射 することは、必要に応じて選択し得る。

次いで媒体機としてのAuの上部にSiO25

便えるほか、不範的をドープしたSi努の半導体 も使えることは明らかである。

また、本発明ではSi単納品を対象としたが、 GaAs等の他の半導体材料についても同様の方 彼によつて、質道海体を形成することができる。

なお、本発明によつて得られた単結高接級の上に電子回路を形成するさいには、貫通穴を含む落板製による設面の汚染を防ぐため、貫通穴を含む落板製御を、SiO2等の被膜のではおうに、関連などの数別に示すように、関連を施けた接板の上下面を被膜とれて完全の上下面を形成すればよいの一路の上でが、電子回路を形成すればよいの回路10を形成したが、貫通や上面の設定を通路を形成した数。関連を形成した数別を汚染することの開発した数別を汚染することに対路がある。回路を形成した数別を汚染することに対路がある。回路を形成した数別を汚染することができていて、関連を移称により接板製面を汚染することができていて、関連を移称により接板製面を汚染することに関路の表面に連くことができていて、本格の表面に連くことができている。

きる。第4 図は S i ウエハを積み重ねて構成した 3 次元回路の実験形態を示すものであり、第1の 基板1の裏面に速した信号は、第2の基板12へ、 低騰点はんだ13を介して送られる。

以上に述べたように、本発明は電子回路の3次 元実装に好適な単縮易接板を提供するものであり、 上記の第4回の実装形態に加えて、第5回、第6 図のような実装形態をも可能にする。これらの実 施例では、糞通孔の内部に予め導体層を形成する ことなく、第2図 (a) の状態の基板素材をその まま図(a)の如く積層・接合し、第1回(b) の如くスライスした孤板を用いる。 第5回の実施 例ではこのようにして形成したスルーホールを有 する2枚の基板14,15を金属ピン16および 低融点はんだ17で接続した例を示している。ま た第6回は、第1の基板18の上にある発光為子 19から出た光の僧号20を、反射面21および。 本発明によるスルーホール22を介して、第2の 据版23の受光彩子24に伝達する実験名を示し ている。また、この他にも、本発明のスルーホー

ルに光ファイバを通じることも可能である。

(発明の効果)

以上に述べた実施例から明らかなように、本発明によれば、以下の効果が得られる。

- (1) 装板の厚さとは無関係に、基板を貫通する信号・新電線を形成することができる。
- (2) 基板が厚くても、上記の併号・給電線の限列 の位置軽度は劣化しない。
- (3) 蒸板・黄道導体およびその層調の絶縁体など の材料は観別できるので、材料の選択の余地が 大きく、十分に低抵抗の貫通導体線を形成できる。
- (4) 貫通穴のピッチを基板の厚さとは無関係に小さくすることができる。


4. 図面の簡単な説明

第1回は、本発明の単結晶基板を形成する故終プロセスを示す機類図、第2回は質通用導体を形成するための前工程を示す断面図、第3回は貫通 源体の上下面を一時的に被膜した本発明の単結晶 基板の断面図、第4図~第6回は本発明の単結晶


基板を用いた半導体回路基板の3次元実装形盤の 例を示す虧面図である。

1.7 …単組晶基板剥材、3,5 …絶験体践、4 … 海体、8 …絶練被膜、9,10 … 半源体回路、 16 … 金属ピン、20 … 信号光、22 … スルーホ ール。


代理人 非理士 小川勝り



特開昭63-107057(4)



8 絕緣被膜 9 半導体回路 10 半導体回路



16 金属セン 20 作号光 22 スルーホール